PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-208676

(43)Date of publication of application: 26.07.2002

(51)Int.CI.

H01L 27/04 H01L 21/822 H01L 21/3205

(21)Application number: 2001-002331

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


10.01.2001

(72)Inventor: SHINKAWADA HIROKI

(54) SEMICONDUCTOR DEVICE, MANUFACTURING AND DESIGNING METHOD THEREFOR (57)Abstract:

PROBLEM TO BE SOLVED: To improve planarity further for a boundary part of a chip, when planarity process in a CMP method is used.

SOLUTION: In the semiconductor device, a dummy pattern 2b made of the same material as a wiring pattern 1 is formed inside a dicing part at a chip boundary part in a prescribed hierarchy out of laminated hierarchies on a semiconductor substrate is formed inside a dicing part. The area of the dummy pattern 2b with to respect the total area of the flat region is made 50% or larger in area constituted by the inner edge of the dummy pattern 2b, the outer edge line of the dicing part, and two desired parallel lines.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 🗸 特期2002-208676 (P2002-208676A)

(43)公開日 平成14年7月26日(2002.7.26)

(51) Int.Cl. ⁷	識別記号	FΙ		Ŧ	-7]-ド(参考)
H01L	27/04	H01L	27/04	Α	5 F O 3 3
	21/822		21/88	S	5 F O 3 8
	21/3205		27/04	D	


	•	審査請求 未請求 請求項の数9 OL (全 8 頁
(21)出願番号	特願2001-2331(P2001-2331)	(71) 出願人 000006013
	77-107 - F107 (0001 1 10)	三菱電機株式会社
(22)出願日	平成13年1月10日(2001.1.10)	東京都千代田区丸の内二丁目2番3号
		(72)発明者 新川田 裕樹
		東京都千代田区丸の内二丁目2番3号
		菱電機株式会社内
		(74)代理人 100082175
		弁理士 高田 守 (外3名)
		Fターム(参考) 5F033 HH00 JJ00 KK00 QQ08 QQ09
		QQ11 QQ37 QQ48 UU04 VV01
		WW00 XX00 XX01
		5F038 CA18 CD10 EZ11 EZ19 EZ20

(54) 【発明の名称】 半導体装置、半導体装置の製造方法及び半導体装置の設計方法

(57) 【要約】

【課題】 CMP法による平坦化プロセスを用いた際 に、チップ周縁部の平坦性の更なる向上を達成する。

【解決手段】 半導体基板上に積層された複数の階層の うちの所定の階層におけるチップ周縁部おいて、当該階 層に形成された配線パターン1と同一材料から成るダミ ーパターン2bがダイシング部の内側に形成された半導 体装置であって、ダミーパターン 2 b の内縁、ダイシン グ部の外縁、及び任意の2本の平行線から構成される平 面領域において、当該平面領域の全面積に対するダミー パターン2bの面積が50%以上を占めるように構成し た。



【特許請求の範囲】

【請求項1】 半導体基板上に積層された複数の階層の うちの所定の階層におけるチップ周縁部において、当該 階層に形成された配線パターンと同一材料から成るダミ ーパターンがダイシング部の内側に形成された半導体装 置であって、前記ダミーパターンの内縁、前記ダイシン グ部の外縁、及び任意の2本の平行線から構成される平 面領域において、当該平面領域の全面積に対する前記ダ ミーパターンの面積が50%以上を占めるように構成さ れたことを特徴とする半導体装置。

【請求項2】 前記配線パターンと同一材料から成り、前記チップ周縁部に沿って延在する遮蔽用パターンを前記所定の階層に備え、前記ダミーパターンが、前記遮蔽用パターンと近接して形成されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記ダミーパターンが、前記遮蔽用パターンと連続して形成されていることを特徴とする請求項2記載の半導体装置。

【請求項4】 前記遮蔽用パターンの下に層間絶縁膜を介して下層の遮蔽用パターンが形成されており、前記遮 20 蔽用パターンと前記下層の遮蔽用パターンとが、前記層間絶縁膜に形成された接続孔及びこれを充填する導電膜を介して接続され、前記接続孔が前記遮蔽用パターンに沿った溝形状とされていることを特徴とする請求項2又は3記載の半導体装置。

【請求項5】 半導体基板上に形成された絶縁膜上に配線層を形成する工程と、

前記絶縁膜上の前記配線層を選択的に除去して、チップ 周縁部のダイシング部の内側に所定の配線パターン及び ダミーパターンを形成し、前記ダミーパターンの内縁、 前記ダイシング部の外縁、及び任意の2本の平行線から 構成される平面領域において当該平面領域の全面積に対 して50%以上を占めるように前記ダミーパターンの面 積を設定する工程と、前記絶縁膜上に前記配線パターン 及び前記ダミーパターンを覆うように層間絶縁膜を形成 する工程と、

前記層間絶縁膜を研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項6】 前記絶縁膜上の前記配線層を選択的に除去して、前記配線パターン及び前記ダミーパターンとともに前記チップ周縁部に沿った形状の遮蔽用パターンを形成することを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 前記配線パターンと前記遮蔽用パターンを一体のパターンとして形成することを特徴とする請求項6記載の半導体装置の製造方法。

【請求項8】 半導体基板の上の所定の階層に形成する 配線層を、所定の配線パターンとダミーパターンとに分 類してチップ周縁部のダイシング部の内側にレイアウト するステップと、前記ダイシング部の外縁、前記ダミー パターンの内縁、及び任意の2本の平行線から構成される平面領域において、当該平面領域の全面積に対する前記ダミーパターンの面積の割合を算出するステップと、前記ダミーパターンの面積の割合と所定のしきい値とを比較するステップと、前記ダミーパターンの面積を拡大するステップとを有することを特徴とする半導体装置の設計方法。

【請求項9】 前記しきい値は、前記平面領域の全面積 10 に対する前記ダミーパターンの面積の割合が50%以上 となる値であることを特徴とする請求項8記載の半導体 装置の設計方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、半導体装置の製造方法及び半導体装置の設計方法に関し、特に、CMP(Chemical Mechanical Polishing:化学機械研磨)法による平坦化プロセスを用いた半導体装置に適用して好適である。

20 [0002]

【従来の技術】近年の半導体デバイスでは、リソグラフィ等の製造プロセス上の制約から、高段差の層間絶縁膜上に微細な配線パターンを形成することが困難になってきており、層間絶縁膜の平坦性を向上させる必要が生じている。このため、平坦化プロセスとしてCMP法を用いたグローバルな平坦化プロセスが主流になりつつある。CMP法による平坦化プロセスを用いる際には、いわゆるディッシングの発生を抑制するために、平坦化する層間絶縁膜の下層の配線層にCMP用ダミーパターンを配置する必要がある。

【0003】ディッシングとは、層間絶縁膜の研磨特性が下層の配線層の密度(配線密度)に応じて変動する現象であって、下層に配線層が存在しない領域、すなわち配線密度の低い領域の方が、下層に配線が存在する配線密度の高い領域よりも層間絶縁膜の研磨量が多くなるという現象である。ディッシングが発生すると、研磨の進行に伴って配線密度の低い領域上の層間絶縁膜の表面が過剰に研磨されてしまい、下層の配線層まで研磨が及んでしまうため、配線層のパターン劣化が発生してしま40 う。

【0004】上述したCMP用ダミーパターンは、研磨する層間絶縁膜の下層の配線密度を均一化させるために用いるものであって、デバイス動作に必要な配線パターンのみならず、所定の位置にダミーパターンを配置することにより、ディッシングの発生を抑えて平坦性の劣化を防止することができる。

[0005]

【発明が解決しようとする課題】しかしながら、ウエハ 上における各半導体チップの境界であるダイシング部に 50 は、上述したようなダミーパターンを配置することはで 10

30

きないため、ダイシング部近傍で層間絶縁膜の平坦性が 悪化するという問題が生じていた。

【0006】図7及び図8を参照しながら、この問題について詳細に説明する。図7及び図8は、半導体装置のダイシング工程前の状態を示すもので、半導体ウエハ上に半導体素子を形成した後、上層の配線層100、配線層100を覆う層間絶縁膜101を積層した状態を示している。ここで、図7及び図8は、複数層の配線層が形成された半導体デバイスの n層目 (nは自然数)の配線層100を一例として示しており、その他の階層の配線層については図示を省略している。また、図7は半導体装置の平面図を、図8は断面図を示しており、図8

(a) は図7に示す一点鎖線III-III 線に沿った断面を、図8(b) は、図1に示す一点鎖線IV-IV 線に沿った断面を示している。なお、図7においては説明のため層間絶縁膜101の図示を省略する。

【0007】図8(a)に示すように、ダイシング部に配線層100から成るアライメントマークが形成されている領域の近傍では、n層目のダイシング部、チップ配線部及びCMPダミーパターン部のそれぞれの配線密度が比較的近いレベルに保たれるため、各部位のそれぞれにおいてCMP法による層間絶縁膜101の研磨量に大きな差は生じない。

【0008】しかし、図8(b)に示すように、通常、ダイシング部には配線層100から成る配線パターンを形成することができないため、チップ配線部、CMPダミーパターン部及びチップ額縁部に対するダイシング部の配線密度が非常に小さくなる。このため、チップ配線部からダイシング部側に移行するにつれて、層間絶縁膜101の研磨量が増加し、最もダイシング部に近い側のチップ配線100aに研磨が及んで、チップ配線100aのパターンに劣化が生じてしまう。従って、パターン劣化によりデバイスの信頼性が低下するという問題が生じていた。

【0009】この発明は上述のような課題を解決するためになされたものであり、第1の目的は、CMP法による平坦化プロセスを用いた際に、チップ周縁部における平坦性の更なる向上を達成することのできる半導体装置、半導体装置の製造方法及び半導体装置の設計方法を得るものである。また、第2の目的は、チップ周縁部の遮蔽用パターンから成るチップ額縁部の構成を、平坦化のためにより効率化させることにある。

[0010]

【課題を解決するための手段】この発明における半導体装置は、半導体基板上に積層された複数の階層のうちの所定の階層におけるチップ周縁部おいて、当該階層に形成された配線パターンと同一材料から成るダミーパターンがダイシング部の内側に形成された半導体装置であって、前記ダミーパターンの内縁、前記ダイシング部の外縁、及び任意の2本の平行線から構成される平面領域に

おいて、当該平面領域の全面積に対する前記ダミーパターンの面積が50%以上を占めるように構成されたものである。

【0011】また、前記配線パターンと同一材料から成り、前記チップ周縁部に沿って延在する遮蔽用パターンを前記所定の階層に備え、前記ダミーパターンが、前記遮蔽用パターンと近接して形成されているものである。

【0012】また、前記ダミーパターンが、前記遮蔽用パターンと連続して形成されたものである。

【0013】また、前記遮蔽用パターンの下に層間絶縁膜を介して下層の遮蔽用パターンが形成されており、前記遮蔽用パターンと前記下層の遮蔽用パターンとが、前記層間絶縁膜に形成された接続孔及びこれを充填する導電膜を介して接続され、前記接続孔が前記遮蔽用パターンに沿った溝形状とされたものである。

【0014】また、この発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜上に配線層を形成する工程と、前記絶縁膜上の前記配線層を選択的に除去して、チップ周縁部のダイシング部の内側に所定の配線パターン及びダミーパターンを形成し、前記ダミーパターンの内縁、前記ダイシング部の外縁、及び任意の2本の平行線から構成される平面領域において当該平面領域の全面積に対して50%以上を占めるように前記ダミーパターンの面積を設定する工程と、前記絶縁膜上に前記配線パターン及び前記ダミーパターンを覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜を研磨して平坦化する工程とを有するものである。

【0015】また、前記絶縁膜上の前記配線層を選択的に除去して、前記配線パターン及び前記ダミーパターンとともに前記チップ周縁部に沿った形状の遮蔽用パターンを形成するものである。

【0016】また、前記配線パターンと前記遮蔽用パターンを一体のパターンとして形成するものである。

【0017】また、この発明の半導体装置の設計方法は、半導体基板の上の所定の階層に形成する配線層を、所定の配線パターンとダミーパターンとに分類してチップ周縁部のダイシング部の内側にレイアウトするステップと、前記ダイシング部の外縁、前記ダミーパターンの内縁、及び任意の2本の平行線から構成される平面領域において、当該平面領域の全面積に対する前記ダミーパターンの面積の割合を算出するステップと、前記ダミーパターンの面積の割合と所定のしきい値とを比較するステップと、前記ダミーパターンの面積の割合が前記しきい値よりも小さい場合には、前記ダミーパターンの面積を拡大するステップとを有するものである。

【0018】また、前記しきい値は、前記平面領域の全面積に対する前記ダミーパターンの面積の割合が50%以上となる値である。

[0019]

【発明の実施の形態】実施の形態1.図1及び図2は、

この発明の実施の形態1である半導体装置のダイシング 工程前の状態を示すもので、半導体ウエハ上に半導体 子を形成した後、上層の配線層及び層間絶縁膜を積層した状態を示している。ここで、図1及び図2は、複数層の配線層が形成された半導体デバイスの n層目(n は関係 の配線層については図示を省略している。また、図1は 半導体装置の平面図を、図2は断面図を示しており、 2(a)は図1に示す一点鎖線IーI^{*}線に沿った断面を、図2(b)は、図1に示す一点鎖線II-II^{*}線に沿った断面を示している。なお、図1においては説明のため層間絶縁膜5の図示を省略する。

【0020】半導体ウエハ上に複数個形成される各半導体チップは、図1及び図2に示すダイシング部を境界としてダイサーにより分断される。そして、n層目の配線層から構成されたチップ配線1は、ダイシング部に対してチップ内側に位置するチップ配線部に設けられている。チップ配線1は、実際に半導体チップを動作させるために必要な配線である。

【0021】 n層目の配線層からは、チップ配線1の他にダミーパターン2a、遮蔽用パターン3、アライメントマーク4が構成されている。ダミーパターン2a、遮蔽用パターン3、アライメントマーク4は、CMPダミーパターン部、チップ額縁部、ダイシング部のそれぞれの領域に設けられている。

【0022】チップ額縁部は、ダイシング部とチップ配線部の間のダイシング部側に設けられている。また、CMPダミーパターン部は、ダイシング部とチップ配線部の間のチップ配線部側に設けられている。そして、ダイシング部はそれぞれの半導体チップを分断するためウエハ上で格子上に形成されているため、チップ額縁部とCMPダミーパターン部は1つの半導体チップを囲むように設けられている。

【0023】そして、n層目の配線層から構成されたこれらのチップ配線1、ダミーパターン2a、遮蔽用パターン3、アライメントマーク4の上層及び下層には、更に上層 (n+1 層) 及び下層 (n-1 層) の配線層との電気的絶縁を行うための層間絶縁膜5 が形成されている。

【0024】チップ額線部では、図2(a)に示すように、遮蔽用パターン3の下層に位置する層間絶縁膜5に接続孔6が形成されており、遮蔽用パターン3は接続孔6及びこれを充填する導電膜によって更に下層(n-1層)の遮蔽用パターン(不図示)と接続されている。同様に、遮蔽用パターン3の上層に位置する層間絶縁膜5には接続孔8が形成されており、遮蔽用パターン3は接続孔8及びこれを充填する導電膜によって更に上層(n+1層)の遮蔽用パターンと接続されている。従って、チップ額縁部では各層の遮蔽用パターンが上層から下層まで接続孔を介して接続されており、遮蔽用パターンと

6 接続孔からなる構造によってチップ外周縁を囲むことにより、チップ内部への水分等の侵入が抑止される。

【0025】この実施の形態1では、図1に示すように、アライメントマーク4が形成されていないダイシング部の近傍では、CMPダミーパターン部にダミーパターン2aよりも広い面積のダミーパターン2bを配置している。このように、n層目の配線層を形成することのできないダイシング部の近傍に大面積のダミーパターン2bを配置することにより、ダイシング部における配線10 密度の低下をダミーパターン2bによって補償することができ、CMP法によってn層目の配線層上の層間絶縁膜5を研磨した際に、ディッシングが発生してチップ配線1が研磨されてしまうことを抑止できる。

【0026】図2を参照しながらこのことを説明する。図2(a)に示す I-I'断面では、ダイシング部にアライメントマーク 4 が存在するため、ダイシング部において n 層目の配線密度は極端に低下していない。このため、図1 の一点鎖線I-I'に沿った領域においては、n 層目の配線層上の層間絶縁膜5 の研磨を略均一に行うことができ、チップ配線1 のパターン劣化は最小限に抑えられる。

【0027】図2(b)に示すII-II 断面では、ダイシング部にアライメントマーク4が存在しておらず、また、ダイシング部であるためn層目の配線層を形成することができないため、ダイシング部において配線密度が大幅に低下してしまう。しかし、図2(b)に示すように、CMPダミーパターン部に大面積のダミーパターン2bを配置しているため、ダイシング部でディッシングの発生によって層間絶縁膜5が過剰に研磨された30場合であっても、その影響がチップ配線部まで及ぶことを抑止することができる。これにより、チップ配線部において過剰な研磨が行われることを抑止することができる。実際にデバイスを動作させるチップ配線1のパターン劣化を最小限に抑えることができる。

【0028】ダミーパターン2bの大きさの設定は、具体的には以下のように行うことが望ましい。図1の平面図においてCMPダミーパターン部の内縁、ダイシング部の外縁、及び任意の2本の平行線から構成される任意の平面領域(例えば、一点鎖線I-I'、一点鎖線II'、一点鎖線II'、一点鎖線II'、一点鎖線II'、一点鎖線で囲まれた矩形領域)を設定し、この領域のn層目の配線層(チップ配線1、ダミーパターン2a,2b、遮蔽用パターン3、アライメントマーク4)の配線密度を算出する。配線密度の算出は、設定した任意の平面領域の全面積に対する配線層の面積の割合で算出する。すなわち、n層目における配線密度は、

配線密度(%)=(配線層の面積/設定した任意の平面 領域の全面積)×100

となる。なお、CMPダミーパターン部の内縁とはチップ配線部側の内縁、すなわちCMPダミーパターン部と

チップ配線部の境界をいい、ダイシング部の外縁とは図 1においてチップ配線部に対して反対側の外縁、すなわ ち、隣接する半導体チップ(図1において不図示)とダ イシング部の境界をいう。

【0029】チップ配線1を含む配線層のパターンレイアウトの際には、先ず、パターンのレイアウトを行い、パターン上で上述の任意の平面領域を設定する。次に、設定した任意の平面領域の全面積に対するダミーパターンの面積の割合(配線密度)を算出する。そして、任意の平面領域における配線密度が必ず50%以上となるように、ダミーパターン2bの大きさを設定する。配線密度が50%に満たない場合には、ダミーパターン2bを拡大して任意の領域における配線密度が必ず50%以上となるようにする。この設計方法により、ディッシングの発生を確実に抑止することのできるパターンレイアウトを行うことができる。

【0030】次に、図1及び図2に示す半導体装置の製造方法の概略を説明する。先ず、n-1層目の配線層をパターニングした後、この配線パターンを覆うように層間絶縁膜5を形成し表面を平坦化する。

【0031】次に、この層間絶縁膜5上に n層目の配線 層を形成する。そして、フォトリソグラフィー及びこれに続くドライエッチングにより n層目の配線層をパターニングして、チップ配線1、ダミーパターン2a,2b、遮蔽用パターン3、アライメントマーク4を形成する。このフォトリソグラフィーのパターンレイアウトの際には、上述のパターンレイアウト方法により、任意の平面領域における配線密度が50%以上となるようにダミーパターン2bの大きさを設定する。

【0032】次に、チップ配線1、ダミーパターン2 a,2b、遮蔽用パターン3、アライメントマーク4を 覆うように更に層間絶縁膜5を形成する。その後、CM P法により n層目の層間絶縁膜5を研磨して平坦化する。ダミーパターン2bの大きさを所定範囲確保することにより、ディッシングによる過剰な研磨がチップ配線1に及ぶことを抑止でき、チップ配線1のパターン劣化を抑止することができる。

【0033】以上説明したように、実施の形態1では、 n層目の配線層を形成することのできないダイシング部 の近傍に大面積のダミーパターン2bを配置することに よって、ディッシングが発生してダイシング部における 層間絶縁膜5の研磨量が過大となった場合であっても、 その影響がチップ配線1まで及ぶことを抑止することが 可能となる。この際、図1の平面図の任意の領域における配線密度が50%以上となるようにダミーパターン2bの大きさを設定することにより、チップ配線1のパターン劣化を最小限に抑えることができる。

【0034】実施の形態2. 図3は、この発明の実施の 形態2である半導体装置のダイシング工程前の状態を示 す平面図である。実施の形態1では、n層目の配線層か 5成る遮蔽用パターン3とその下層(n-1層)の遮蔽用パターンとを接続する接続孔6として矩形の接続孔を用いたが、実施の形態2では、図3に示すように遮蔽用パターン3の下層に遮蔽用パターン6に沿った形状の溝状の接続孔7を形成し、接続孔7及びこれを充填する導電膜によって遮蔽用パターン3と下層(n-1層)の遮蔽用パターンとを接続している。なお、図3の一点鎖線I-I 及び一点鎖線II-II に沿った断面は、図2(a)及び図2(b)と同様となる。

8

【0035】このように、実施の形態2では、チップ額 縁部に形成した n層目の遮蔽用パターン3と下層(n-1層)の遮蔽用パターンとを接続する接続孔7を溝状と することにより、遮蔽用パターン3を下側から確実に支 持することができ、ディッシングによりチップ配線1の 上層の層間絶縁膜5が過剰に研磨されることをより効率 的に抑えることが可能となる。また、CMPダミーパターン部に大面積のダミーパターン2bを配置しているた め、実施の形態1と同様の効果を得ることができる。

【0036】実施の形態3. 図4及び図5は、この発明の実施の形態3である半導体装置のダイシング工程前の状態を示すもので、半導体ウエハ上に半導体素子を形成した後、上層の配線膜及び層間絶縁膜を積層した状態を示している。ここで、図4及び図5は、複数層の配線層が形成された半導体デバイスの n層目 (nは自然数)の配線層を一例として示しており、その他の階層の配線層を一例として示しており、その他の階層の配線層を一例として示しており、その他の階層の配線層を一例として示しており、図4は半導体でいる。また、図4は半導体では図4に示す一点鎖線I-I (線に沿った断面を、図5 (b)は、図1に示す一点鎖線II-II (線に沿った断面を示している。なお、図4においては説明のため層間絶縁膜5の図示を省略する。

【0037】この実施の形態3では、実施の形態1と同様に、n層目の配線層を形成することのできないダイシング部近傍のCMPダミーパターン部に比較的大きな面積のダミーパターンを形成することにより、CMPダミーパターン部の配線密度が低下することを抑止している。そして、実施の形態3では、n層目のチップ額縁部の配線層とCMPダミーパターンの配線層が一体となるようにチップ額縁部の配線層をCMPダミーパターン部まで拡大して、図4に示すような遮蔽用パターン3aを形成している。すなわち、遮蔽用パターン3aとダミーパターンが連続して形成されている。

【0038】このように、遮蔽用パターン3aをCMP ダミーパターン部まで拡大することにより、実施の形態 1 と同様にCMP ダミーパターン部の配線密度を高めることが可能となる。実施の形態3においても、遮蔽用パターン3aの形状は、実施の形態1と同様に図4の平面図における任意の領域の配線密度が50%以上となるように設定する。

0 【0039】実施の形態4.図6は、この発明の実施の

9

形態4である半導体装置のダイシング工程前の状態を示す平面図である。実施の形態3では、図4に示すように n層目の配線層から成る遮蔽用パターン3とその下層 (n-1層)の遮蔽用パターンとを接続する接続孔6として矩形の接続孔を用いたが、実施の形態4では、図6に示すように遮蔽用パターン3の下層に遮蔽用パターン6に沿った形状の構状の接続孔7を形成し、接続孔7及びこれを充填する導電膜によって遮蔽用パターン3と下層 (n-1層)の遮蔽用パターンとを接続している。なお、図6の一点鎖線I-I 及び一点鎖線II-II に沿った断面は、図5 (a)及び図5 (b)と同様となる。

【0040】このように、実施の形態4では実施の形態2と同様にチップ額縁部に形成した n層目の遮蔽用パターン3と下層(n-1層)の遮蔽用パターンとを接続する接続孔7を溝状とすることにより、遮蔽用パターン3aを下側から確実に支持することができ、ディッシングによりチップ配線1の上層の層間絶縁膜5が過剰に研磨されることをより効率良く抑えることが可能となる。また、CMPダミーパターン部まで拡大された遮蔽用パターン3aを配置しているため、実施の形態3と同様の効果を得ることができる。

[0041]

【発明の効果】本発明によれば、CMP法による平坦化プロセスを用いた際に、チップ周縁部のダミーパターンを含む任意の平面領域において、当該平面領域の全面積に対する前記ダミーパターンの面積が50%以上を占めるようにしたため、チップ周縁部の平坦性の更なる向上を達成することが可能となり、チップ周縁部における配線パターンの形状劣化を抑止することができる。

【0042】また、ダミーパターンを遮蔽用パターンと 近接して形成したことにより、遮蔽用パターンとともに その領域における配線密度を高めることができ、チップ 周縁部の平坦性の更なる向上を達成することができる。 【0043】また、ダミーパターンを遮蔽用パターンを 一体に形成したことにより、配線密度を更に高めて平坦 性の更なる向上を達成するとともに、ダミーパターンの 形成を容易に行うことが可能となる。

10

【0044】また、遮蔽用パターンと下層の遮蔽用パターンを前記遮蔽用パターンに沿った溝形状の接続孔を介して接続したため、より効率良く平坦化を達成することができる。

【0045】また、ダミーパターンの面積の割合を算出 10 し、この割合が所定のしきい値よりも小さい場合には、 ダミーパターンの面積を拡大してレイアウトするように したため、チップ周縁部の平坦性の更なる向上を達成す ることが可能となり、チップ周縁部における配線パター ンの形状劣化を抑止することができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1の半導体装置を示す 平面図である。

【図2】 この発明の実施の形態1の半導体装置を示す 概略断面図である。

20 【図3】 この発明の実施の形態2の半導体装置を示す 平面図である。

【図4】 この発明の実施の形態3の半導体装置を示す 平面図である。

【図5】 この発明の実施の形態3の半導体装置を示す 概略断面図である。

【図6】 この発明の実施の形態4の半導体装置を示す 平面図である。


【図7】 従来の半導体装置を示す平面図である。


【図8】 従来の半導体装置を示す概略断面図である。 【符号の説明】


1 チップ配線、 2a, 2b ダミーパターン、


3 遮蔽用パターン、 4 アライメントマーク、


5 層間絶縁膜、 6,7,8,9 接続孔。


















【図6】



【図7】

• • •



【図8】

